1.基本信息
张肖强,男,1981.01出生,工学博士,硕士生导师,
联系方式:zhangxiaoqiang@ahpu.edu.cn,zxq198111@foxmail.com
2.教育和工作经历
2021.11-至今 安徽工程大学电气工程学院集成电路设计与集成系统系讲师
2018.12-2021.12 南京大学电子科学与工程学院博士后
2016.12-2021.11 安徽工程大学电气工程学院建筑电气与智能化系讲师
2011.05-2016.10 南京航空航天大学通信与信息系统博士研究生
2007.07-2011.05 中航华东光电有限公司电路工程师
2004.09-2007.07 太原理工大学电路与系统硕士研究生
3. 主要研究领域
(1)电子系统集成
(2)专用集成电路
(3)信息安全芯片
4.主持和参与的科研项目
(1)安徽省自然科学基金,1908085MF179,高性能AES-XTS安全协处理器研究,2019.07 ~2022.06,主持
(2)安徽省高等教育提升计划科学研究一般项目,TSKJ2017B23,基于矩阵合并与合成运算的小面积高性能AES密码电路优化设计方法研究,2017.07~2020.06,主持
(3)安徽工程大学人才科研启动基金,2017YQQ001,面向ZigBee节点芯片的低能耗安全协处理器设计方法研究,2017.05~2020.04,主持
(4)江苏省普通高校学术学位研究生科研创新计划项目,KYLX_0273,基于复合域T-Box与DACSE算法的AES优化设计方法研究,2014.06~2015.06,主持
(5)国家自然科学基金,61376025,混合型三维片上网络中基于热/流感知的散热管理机制研究,2014.01~2017.12,参与
(6)南京十四所横向项目,单兵雷达信号处理算法FPGA IP研制,2013.07~2014.06,主要参与
(7)江苏省产学研前瞻性联合研究项目,BY2013003-11,基于演化技术的AES加密协处理器研究与SoC原型设计,2013.09~2015.08,主要参与
(8)江苏省科技支撑计划项目,BE2010003,传感器节点片上系统SoC芯片研究,2010.07~2012.06,主要参与
5. 代表作
期刊论文
[1] Xiaoqiang Zhang, Lan Tang, Xinggan Zhang, Xinxing Zheng, Mingyu Xu, Fan Yang. “Low Delay AES S-Box Designs Based on Matrix Merging Method,” IEICE Electronics Express, 2022: 1–6.
[2] Xiaoqiang Zhang, Fan Yang, Xinxing Zheng, Xinggan Zhang, Ning Wu. “A full matrix joint optimization method for hardware implementation of AES MixColumns/InvMixColumns,” IEICE Electronics Express, 2020, 17(24): 1–6.
[3] Xiaoqiang Zhang, Xinggan Zhang, Lan Tang, Xinxing Zheng, Tianming Ni, Ning Wu, “A low critical path delay structure for composite field AES S-box based on constant matrices multiplication merging,” IEICE Electronics Express, Vol.17, No.5, pp. 1–6, Apr. 2020.
[4] Xiaoqiang Zhang, Ning Wu, Fang Zhou, Jianhua Li, Yasir, “Low-delay parallel Chien search architecture for RS decoder,” IEICE Electronics Express, Vol.13, No.19, pp. 1–6, Oct. 2016.
[5] Xiaoqiang Zhang, Ning Wu, Fang Zhou, Fen Ge, “Optimization of Area and Delay for Implementation of the Composite Field Advanced Encryption Standard S-Box,” Journal of Circuits, Systems, and Computers, Vol. 25, No. 5, pp. 1-29, May 2016.
[6] Xiaoqiang Zhang, Ning Wu, Gaizhen Yan, Liling Dong, “Hardware Implementation of Compact AES S-box,” IAENG International Journal of Computer Science, Vol.42, No.2, pp125-131, Apr. 2015.
[7] Xiaoqiang Zhang, Ning Wu, Fang Zhou,Xin Chen, “An optimized delay-aware common subexpression elimination algorithm for hardware implementation of binary-field linear transform,” IEICE Electronics Express, Vol.11, No.22, pp. 1–8, Nov. 2014.
会议论文
[1] Xiaoqiang Zhang, Ning Wu, Xinxing Zheng, “The Design Method of Compact Composite Field AES S-Box Based on AND-XOR Array Structure,” IEEE Conference on Industrial Electronics and Applications, ICIEA2017, Siem Reap, Cambodia, 18-20 June 2017, pp. 215-220 (EI检索).
[2] Xiaoqiang Zhang, Ning Wu, Lidong Lan, Yaoping Liu, “A Low-Delay Common Subexpression Elimination Algorithm for Constant Matrix Multiplications over GF(
[3] Xiaoqiang Zhang, Ning Wu, Chun Zeng, “Compact S-box Hardware Implementation with an Efficient MVP-CSE Algorithm”, Proceedings of the International MultiConference of Engineers and Computer Scientists (IMECS) 2015, Hong Kong, China, pp. 649~654, Mar. 2015. (EI检索)
已授权发明专利
[1] 张肖强,吴宁,陈鑫,周磊,黎建华,“应用于ZigBee协议的加解密电路结构及其控制方法”,发明专利,2014-02-05授权,授权号:CN102448059B.
[2] 吴宁,张肖强,黎建华,周芳,“应用于ZigBee协议的安全协处理器电路结构及其控制方法”,发明专利,2015-03-25授权,授权号:CN102665202B.
[3] 吴宁,张肖强,周磊陈鑫,张颖,“应用于ZigBee协议安全机制的电路结构及其控制方法”,发明专利,2015-03-25授权,授权号:CN102665203B.
[4] 张肖强,吴宁,陈鑫,郑辛星,李明星,董礼玲,“基于数据冗余实时检错机制的全展开结构AES加/解密电路”,发明专利,2017-05-24授权,授权号:CN104158651B.
[5] 张肖强,吴宁,周芳,肖昊,刘兆瑞,黄新杰,“基于数据冗余实时检错机制的循环展开结构AES加/解密电路”,发明专利,2017-05-24授权,授权号:CN104158652B.
[6] 吴宁,张肖强,葛芬,叶云飞,魏永康,刘摇平,“基于数据冗余检错机制的AES加/解密电路”,发明专利,2017-05-10授权,授权号:CN104158650B.